This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PAT-NO:

JP403101384A

DOCUMENT-IDENTIFIER:

JP 03101384 A

TITLE:

EXPOSURE CONTROL CIRCUIT FOR CCD

SOLID-STATE IMAGE

PICKUP ELEMENT

PUBN-DATE:

April 26, 1991

INVENTOR - INFORMATION:

NAME

HIGASHITSUTSUMI, YOSHIHITO

ASSIGNEE-INFORMATION:

NAME

SANYO ELECTRIC CO LTD

COUNTRY

N/A

APPL-NO:

JP02212018

APPL-DATE:

August 9, 1990

INT-CL (IPC): H04N005/335

ABSTRACT:

PURPOSE: To realize the optimum response state by comparing an integral value that is the output of a CCD solid-state image pickup element with a

reference level, performing up/down counting, and varying the driving timing of

a reverse transfer means.

CONSTITUTION: Part of video output is integrated at an integration circuit 13, and integral output is compared with an adjustable

reference voltage at

need at a comparator 14. The comparator 14 performs the above comparison at

every vertical scan period and simultaneously, generates a

count-up pulse when
the output of the integration circuit 13 exceeds the
reference voltage, i.e.,
when exposure is limited, and generates a count-down pulse
when the former goes
less than the latter i.e., when the exposure is increased.
When a timing pulse
is inputted to a reverse transfer pulse generation circuit
17, a reverse
transfer pulse with prescribed pulse width is inputted to a
switching pulse
generation circuit 18. Thereby, the optimum exposure state
can be obtained.

COPYRIGHT: (C) 1991, JPO&Japio

⑩日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-101384

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)4月26日

H 04 N 5/335

Q 8838-5C

審査請求 有 発明の数 1 (全6頁)

50発明の名称 CCI

CCD固体撮像素子の露出制御回路

②特 願 平2-212018

②出 願 昭61(1986)9月11日

前実用新案出願日援用

⑩発 明 者 東 堤 良 仁 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

创出 顧 人 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地

⑩代 理 人 弁理士 西野 卓嗣 外2名

明細哲

1. 発明の名称

CCD団体扱係素子の露出制御回路

2. 特許前求の範囲

(1) 受光エリアの祈祷電荷を垂直走在のブランキング期間に帯積エリアに伝送し、該帯積エリアの帯積電荷を水平走流信号に同期して伝送出力するフレームトランスファ型の C C D 固体操像素子と、

商記受光エリアの蓄積電荷を水平走在のブランキング期間に副記者積エリアとは反対方向に転送する連転送手段と、

商記CCD個体操像家子の出力レベルに応じて商 別逆転送手段の緊動タイミングを制御する転送制 御手段とを、

それぞれ配してなり、

前記候送制御手段は、前記CCD関体操像素子の出力を積分する積分回路と、接積分回路の出力と 場準レベルとを比較する比較回路と、接比較回路 の出力に場づいてアップカウント又はダウンカウ ントをなすアップダウンカウンタと、 故アップダウンカウンタの出力に基づいて前期連転送手段の 駆動タイミングを変化させるタイミング制御回路 と、備えてなることを特徴とする露出制御回路。 2. 発用の詳細な規則

(イ) 産業上の利用分野

本発明は、CCD固体操像案子の常川制御回路 に関する。

(ロ) 従来の技術

テレビカメラの諸出制即は、通常アイリス制御 阿路によりレンズ筒内の絞り機構を制御しており コストアップの要因となっていた。そこで、例え は昭和54年7月1日発行の「テレビション学会 比」第33巻第7号第536~541頁には、受 光期間中の光電速度を2段階に切り換えるべく、 者積電極に対して従来の電荷転送電圧に等しい。第 1の電位と第1の電位より低レベルの第2の電位 とを選択的に印加すると共に、両電位の切り換え タイミングを最低出力レベルに対応して変更する ことにより一定の機像出力レベルを得るように構 成した露出制御回路が開示されている。

以下、上述する露出制御回路の構成に付いて以明する。

第2 図はフレームトランスファ型CCD間体操像素子の動作説明図であり、CCD間体操像素子は、受光エリア(1)と、帯積エリア(2)と、水平転送レジスタ(3)と、出力アンプ(4)とからなり、受光エリア(1)と蓄積エリア(2)にはそれぞれ4 相の垂直転送クロック(φ₁)~(φ₄)と(φ₅₁)~(φ₅₄)とが印廊され、水平転送レジスタ(3)には2 相の水平転送クロック(φ₁₁)(φ₁₁₂)が印加される。

受光エリア(1)に印加される垂直転送クロックは、第1・第2の電極に第1相・第2相の垂直 転送クロック(φ₁)(φ₂)が、また第3・第1 の電極に第3相・第1相の垂直転送クロック(φ ょ)(φ₄)がそれぞれ印加される。受光エリアに 終て第1及び第3の電極下は n 型の拡散層が また第2及び第4の電極下は n・型の拡散層がそ れぞれ形成されており、光帯積期間中(受光期間

3 相(φ s)、第 4 相(φ a)と順に発せられ、受光エリア(1)にある全ての書積電荷を蓄積エリア(2)に転送する。転送された蓄積電荷は垂直転送クロック(φ s i)~(φ s z)によって 1 水平走在期間に 1 ラインの割合で水平走在のブランキング期間に水平転送レジスタ(3)に転送された蓄積電荷は水平転送レジスタ(3)に転送された蓄積電荷は水平転送クロック(φ s ii)(φ s ii z)に調期して映像信号期間に導出され、出力アンプ(4)を介して撮像出力として導出される。

(ハ) 発明が解決しようとする課題

しかし、上述の常出制御回路の場合、者権電位 として電荷転送電位とは異なる電位を設定するために別の電源を必要とし、回路規模の増大を伴っ てコストアップを招くことになる。

そこで、フレームトランスファ型のCCD関体 磁像器子に於て、水平走在のブランキング期間に 受光エリアの蓄積電荷を受光エリア外へ排出する 排出手段と、CCD関体操像器子の出力レベルに 応じて排出手段の駆動タイミングを制御する排出 中)に第1及び第2の電板がハイレベルになると 受光エリア(1)のポテンシャル状態は第3回に ポすような状態となり、第2の電極下に光電変換 された電質が蓄積されることになる。

第4図は、各垂直転送クロック (ø 1)~(ø 4) の出力波形を示す例である。図より明らかなよう に、第1相と第2相の軽直転送クロック(φ1) (42) がハイレベルとなって追荷の岩積がなさ れるとき、伝道電位である第1の電位Vuより低 い第2の進位Vxを設定し、両進位Vo· Vxの切 り換えタイミングを変化させることにより最適な 常出状態を実現している。即ち、光蓄積期間 t 。 に於ける第2の電位印加期間 t x が長くなると電 背の者様は制限され、逆に短くなると進費の指額 は州加傾向となる。このように皆積量をコント ロールされた岩板電荷は、垂直走産のブランキン グ期間内に設定される他荷転送期間に書積エリア (2)に転送される。この順方向転送期間に於て デューティーサイクルを50%とすると軽値転送 クロックは、葦し相(φ 1)、葦2相(φ 2)、葦

制御手段とを設けた露出制御回路が考えられている。 る。

ところが、上述する構成に於て、排出制御手段 をアナログサーボで構成する場合、露出変化に対 する正方向と逆方向との応答が等しくなるため、 露光過多となったときに露出抑圧の応答が遅れて 感じることがある。

(二) 課題を解決するための手段

そこで本発明は、フレームトランスファ型のCCD関係協議子に於て、前記受光エリアの高級電子に於て、前記受光エリアの高級電子とは反対方向に転送する遊転送手段と、前記を設立している。 でCD関係協議子の出力レベルに応じて前別連転送手段の駆動タイミングを制御する転送制御する転送制御手段とを、それぞれ配してなり、前記転送制御手段を、前記CCD関係協議子の出力を積分する比較同路の出力と携帯レベルとをいての一番と、該積分同路の出力と基準レベルとをいてアップカウント又はダウンカウンと、該アップダウンカウンタと、該アップダウンカウンタと、该アップダウンカウンタと、 力に基づいて前期逆転送手段の駆動タイミングを 変化させるタイミング制御回路と、によって構成・ することを特徴とする。

(赤) 作用

本発明によれば、必要に応じてアップカウントの量とダウンカウントの量とを異ならせることができ、変化する方向に応じて応答速度が別々に設定されると共に、受光状態にある受光エリアに於て、蓄積電質が進方向に転送されて排出されるように構成されており、その駆動タイミングを最後表子の出力レベルに対応して変化させることで最適の露出状態が得られる。

(へ) 実施例

以下、本発明を図示する…実施例に従い説明する。 る。

第1 図は、本発明器出翻御団路の回路プロック 図である。本実施例は、指本クロックを発生する 発掘回路(5)、基本クロックを入力する水平プランキングパルス発生回路(7)と第1・第2の 転送クロック発生回路(8)(10)と遊転送ク

送クロックとは連相であり、受光エリア(1)の 電極に印加されたとき受光エリア(1)の 都 積 を連方向に 転送して 図示 省略したオーバー ロードレインに被し出している。また、この発生 防止するため水平走査のブランキング 期間に配め が出される関係上、1回の 転送ライン 数が 制 で れる。そこで 本実施例では、複数の 水平 走 を に 近って 連 転送を維持する ことにより 受光エリア (1) 内の全ての 帯積電荷を 併去している。また く光エリア(1) の 両素数が 少ない 場合には、 1 便 光エリア(1) の 両素数が 少ない 場合には、 1 である。

済出された機像出力は、映像处理制路(12)に於て処理され、映像信号として出力される。この映像出力は、一部が積分開路(13)に於て積分される。積分出力は、操像出力レベルと対応関係にあり、積分出力レベルを所定の範囲内に固定することが露出状態を一定にすることとなる。積分出力は、レベル比較開路(14)に於いて必要

ロック発生间路 (9)と水平転送クロック発生回 路(11)とを配している。第1の伝送クロック 発生回路 (8) は、垂直プランキングパルスを制 **御入力として蛋直追査のプランキング期間に受光** エリア(1)の岩板電荷を岩積エリア(2)に転 込するため第1の転送クロックを出力する。第2 の転送クロック発生回路(10)は、頭直走査の ブランキング別間に第1の転送クロックと同様に 者積エリア (2) に者積電荷を転送するクロック 及び、苗根エリア(2)内の指植電荷を水平走作 のプランキング別間に1ラインづつ水平転送レジ スタ(3)に転送するクロックよりなる第2の転 送クロックを出力する。水平転送クロック発生国 路(11)は、水平走在のブランキング期間に水 平転送レジスタ(3)に転送された蓄積電荷を輸 く水平走在期間に移出せしめる 2 相の水平転送ク ロックを出力する。逆転送クロック発化回路(9) は、水平走光のプランキング期間に4相の逆転送 クロックを出力する。尚、この遊転送クロックは 垂直走在のブランキング期間に発せられる飛道転

に応じて調整可能な振復進圧と比較される。この レベル比較回路(14)は、垂直走査期間毎に比 枚をしながら核分回路(13)の方が大きぐなる とき、即ち露出を制限するときカウントアップパ ルスを発生し、小さくなるとき、即ち露出を増加 するときカウントダウンパルスを発生する。この カウントアップパルスとカウントダウンパルスと は、アップダウンカウンタ(15)の計数入力と される。従って、アップダウンカウンタ(15) の出力はCCD固体操像案子の受光エリア(1) への入射光景に応じて変化する。このアップダウ ンカウンタ(15)の出力は、重直プランキング パルスに従ってダウンカウンタ(16)にプリ セットされる。プリセット後、このダウンカウン タ(16)は、クロックパルスをダウンカウント して出力が「0」となったときにタイミングパル スを発化する。このタイミングパルスが遊転送パ ルス発化回路(17)に入力されると、所定のパ ルス幅を有する逆転送パルスが切り換えパルス発 生间路(18)に入力される。切り換えパルス発 生回路(18)は、逆転送パルスと水平ブランキングパルスとの論理後出力を切り換えパルスとと、でフロック選択回路(19)に人力している。このクロック選択回路(19)は、切り換えパルる。この度に逆転送クロックを選択出力することを関け出力することを選択出力するととを問題に必要が受光エリア(1)中の首権電子が受光エリア(1)よりでを加加される。その結果、受光エリア(1)よりに推出される。その結果、受光エリア(1)よりに推出される。その結果、受光エリア(1)よりに推出によりで全ての結果、受光エリア(1)よりに推出される。その結果、受光エリア(1)よりに推出によりで全なり、逆転送パルスの発性とイミングが路光量を調整する。

第 5 図は、クロック選択同路(19)より受光 エリア (1) の電極に印加される第 1 の垂直転送 クロック (ø₁) ~ (ø₄) の彼形説明図である。 光書積期間に於て第 1 相及び第 2 相の垂直転送クロック (ø₁) (ø₂) はハイレベル状態にあり、 当該電極下に光電変換によって発生する電荷を帯 統する。また第 1 の垂直転送クロック (ø₁) ~

出力される第2の転送クロック (ø s i) ~ (ø s i) は、第7 図に示すように水平走査のブランキング 期間に1 クロックづつ発生し、水平転送レジスタ (3) に1 ラインづつの者積電資を転送する。

(ト) 発明の効果

本発明によれば、露出を制御する方向に応じて 応答速度をそれぞれ自由に設定でき、最適な応答 状態をコストアップを作うことなく実現できる。

また、水平転送がなされていないブランキング 別間に逆転送が行われるため、逆転送に伴って発 生するノイズが最像出力に混入することもなく、 その効果は火である。

4. 図面の簡単な規則


第1 図は本発明の一支施例を示す问路プロック 図、第2 図はフレームトランスファ型 C C D 園体 磁像裏子の動作説明図、第3 図は光帯積期間に於 ける受光エリアのポテンシャル状態説明図、第4 図は従来の第1 の垂直転送クロック波形説明図、 第5 図は本発明の第1 の垂直転送クロック波形説 明図、第6 図は垂直止在のプランキング期間に於

(4 4) は、垂直走在のプランキング期間蓄積電 貸を蓄積エリア (2) に転送しており、図中のタ イミングしょ~しょに於て、受光エリア(1)及び 措植エリア (2) の退極下のポテンシャルは第 6 以のように変化する。従って、坚直走在のプラン キング期間期間に於て潜植地荷は、時間の経過と 共に順方向(若積エリア方向)に 転送される。 一 ガ、第5凶より明らかなように、発生タイミング が制御される逆転送パルスに対応して発生する逆 転送クロックは、遊転送パルスの発生期間に対応 してクロック選択问路から受光エリア(1)に供 給される。この遊伝送クロックは、第7別に図示 するように水平走在のブランキング剔問にのみ花 生し、第8 図に拡大して示すようなクロック波形 を見する。この第8例に於けるタイミングしご ~しず に於て、当該電桶下のポテンシャルは第 9 以に示すように変化する。従って、岩積電荷は 逆転送時に時間の経過と比に逆方向に転送されて オーバーフロードレインに作出されることになる 尚、第2の転送クロック発生国路(10)より

けるポテンシャル変化説明図、第7 図は逆転送クロック及び第2 の態旗転送クロックの破形説明図 第8 図は逆転送クロック設形説明図、第9 図は逆 転送時のポテンシャル変化説明図である。


(1) ・・・・ 受光エリア、 (2) ・・・・ 審積エリア (3) ・・・・ 水平転送レジスタ、 (6) ・・・・ 水平ブランキングハルス発生回路、 (7) ・・・ 運直ブランキングパルス発生回路、 (8) ・・・ 第1の転送クロック発生回路、 (10) ・・・ 第2の転送クロック発生回路、 (11) ・・・・ 水平転送クロック発生回路、 (11) ・・・・ 本平転送クロック発生回路、 (11) ・・・・ 本年転送クロック発生回路、 (11) ・・・・ 本年転送パルス発生回路。


出順人 三洋電機株式会社 代理人 弁理士 西野県嗣(外2名)





-487-

第 7 図









-488-